Also published as:

] JP2753315 (B2)

SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number: JP2001615 (A)

Publication date: 1990-01-05

Inventor(s): ISHIBASHI KOICHIRO; MINATO OSAMU; SHIMOHIGASHI

KATSUHIRO +

Applicant(s): HITACHI LTD +

Classification:

- international: G11C11/407; G11C11/409; H03K17/16; H03K19/0175;

H03K19/096; G11C11/407; G11C11/409; H03K17/16;

H03K19/0175; H03K19/096; (IPC1-7): H03K17/16; H03K19/096


- european:


Application number: JP19890063645 19890317

Priority number(s): JP19890063645 19890317; JP19880067375 19880323

Abstract of JP 2001615 (A)

PURPOSE:To eliminate a through current, to lower noise and to speed up a circuit by operating an element on the side of a low potential power source when an output terminal is set to VH from '1' level which is a potential higher than VH, and operating an element on the side of a high potential power source or the output terminal when the output terminal is set to VL from the '0' level, which is the potential lower than VL. CONSTITUTION:When a potential VO is higher than VH, VO-VH>0 is inputted to the input of a differential amplifier 16 by turning switches 19 and 20 to ON and the potential of V14 becomes higher. VL-VO<0 is inputted to the input of a differential amplifier 15 and V13 is held to a ground potential. Consequently, a current iL flows only in NMOSFET12, and VO and VH agree and are stabilized.; When VO is smaller than VL on the other hand, the code of a differential input is inverted, the potential of V13 rises and VO changes to VL by the current iH of NMOSFET11, whereby the potential is stabilized. Since an output voltage can be made into a set potential without permitting the through current to flow, a data output circuit with low noise and high speed can be realized.





Data supplied from the espacenet database — Worldwide

⑩特許出願公開

◎ 公 開 特 許 公 報(A) 平2-1615

®Int. Cl. 5

識別記号

庁内整理番号

49公開 平成2年(1990)1月5日

H 03 K 19/096

A H 8326-5 J 8124-5 J

審査請求 未請求 請求項の数 5 (全11頁)

❷発明の名称 半導体集積回路

②特 願 平1-63645

20出 願 平1(1989)3月17日

優先権主張 @昭63(1988)3月23日 @日本(JP) ⑩特願 昭63-67375

@発 明 者 石 橋 孝 一 郎 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑩発 明 者 湊 修 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

⑩発 明 者 下 東 勝 博 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

個代 理 人 弁理士 小川 勝男 外1名

明 細 4

1. 発明の名称

半導体集積回路

- 2. 特許請求の範囲
 - 1. 半導体集積回路であって、
 - (1) データ出力端子と:
 - (2) 制御入力端子を有するとともに、その出力電流経路が第1動作電位点と上記データ 出力端子との間に接続された第1半導体素 子と:
 - (3)制御入力端子を有するとともに、その出力電流経路が上記データ出力端子と第2動作電位点との間に接続された第2半導体素子と;
 - (4) 上記第1半導体素子の上記制御入力に接続された第1制御手段と;
 - (5) 上記第2半導体素子の上記制御入力に接 続された第2制御手段と;
 - (6) 第1の所定電圧を発生する第1発生手段

(7) 上記第1の所定電圧より高い第2の所定電圧を発生する第2発生手段とを具備してなり、

上記データ出力端子の電圧が上記第2の所定 電圧より高い場合に、上記第1制御手段の出力 は上記第1半導体素子の上記出力電流経路に半導 は上記第2半導体素子の上記第1半 手段の出力は上記第2半導体素子の上記出力電 流経路に第2の所定の電流が流れる如く上記第 2半導体素子の上記電圧を上記第2の所定電 データ出力端子の上記電圧を上記第2の所定電 圧と実質的に等しい電圧まで低下せしめ、

上記データ出力端子の電圧が上記第1の所定 電圧より低い場合に、上記第1制御手段の出力 は上記第1半導体素子の上記出力電流経路に第 1の所定の電流が流れる如く上記第1半導体素 子の上記制御入力を制御し、上記第2制御手段 の出力は上記第2半導体素子の上記出力電流経路に流れる電流を実質的に零とする如く上記第 2 半導体素子の上記制御入力を制御して、上記 データ出力端子の上記電圧を上記第1の所定電 圧と実質的に等しい電圧まで上昇せしめること を特徴とする半導体発積回路。

2. 請求項1記載の半導体集積回路あって、

上記第1制御手段は上記データ出力端子の電 圧と上記第1の所定電圧とを比較する電圧比較 を実行し、

上記第2制御手段は上記データ出力端子の電 圧と上記第2の所定電圧とを比較する電圧比較 を実行することを特徴とする半導体集積回路。

- 3. 請求項2記載の半導体集積回路であって、
 - (8) 上記第1半導体素子の上記制御入力端子 に第1の信号を伝達するための第1ゲート 手段と:
 - (9) 上記第1半導体素子の上記制御入力端子 に上記第1制御手段の上記出力を伝達する ための第2ゲート手段と;
 - (10) 上記第2 半導体素子の上記制御入力端子 に上記第2 制御手段の上記出力を伝達する

一方、上記第1と第4ゲート手段の信号伝達を 禁止すること半導体集積回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に係り、特に半導体集 積回路内の信号を比較的高い電流駆動能力で集積 回路外部に送出するための出力パッファ回路を具 備する半導体集積回路に関する。

〔従来の技術〕

従来の装置は電子情報通信学会創立70周年記念総合全国大会(昭和62年)予稿集P.2~ 218に記載のものがある。本従来例では、出力 端子を一定の中間レベルにプリセットする機能を 有していた。

[発明が解決しようとする課題]

出力端子を多数個有する半導体集積回路においては、出力バッファが多数個同時に動作した場合、一度に大きな電流が流れるために、電源線の寄生抵抗、寄生インダクタンスにより大きなノイズが発生する問題があった。

ための第3ゲート手段と;

- (11) 上記第2半導体素子の上記制御入力端子 に上記第1の信号と逆相の第2の信号を伝 達するための第4ゲート手段とをさらに具 備してなることを特徴とする半導体集積回 略
- 4. 請求項3記載の半導体集積回路であって、 上記第1と第2の信号は半導体集積回路中の メモリセルから読み出された相補信号であるこ とを特徴とする半導体集積回路。
- 5、請求項4記載の半導体集積回路であって、
 - (12) アドレス信号に応答して上記半導体集積 回路中の上記メモリセルをアクセスするため のアドレス選択手段と;
 - (13) 上記アドレス信号の変化に応答して所定 期間に所定のレベルを有する制御パルスを 発生するアドレス遷移検検出手段とをさら に具備してなり、

上記制御パルスが上記所定のレベルの間に上 記第2と第3ゲート手段の信号伝達を許可する

また、出力端子にデータを出力する場合、出力 端子を"H"レベルから"L"レベル、又は"L" レベルから"H"レベルに変化させる時に大きな 遅延を生じてしまうという問題があった。

上記従来技術はデータを出力する前に出力端子を中間レベルにプリセットすることにより、その後データを出力する時に出力端子の電圧振幅を小さくして電流をへらし、また出力電圧判定レベルまでの電位差が小さくなるので高速にデータを出力することが可能である。

しかしながら、上記従来技術は、データを出力する前に出力端子を一定の中間電位に保持しようとするため、データを出力するための2つの出力MOSトランジスタのゲート間に2つの制御MOSトランジスタのドレイン・ソース経路を接続し、この2つの制御MOSトランジスタのゲートにプリセットのための制御信号を印加するものである。

しかしながら、本願発明者等の検討により、上

記従来技術は下記の如き問題点を有することが明 らかとなった。

すなわち、プリセット制御信号によって2つの 制御MOSトランジスタを導通することによって 2つの出力MOSトランジスタのゲートのハイレ ベルとローレベルとの間の中間電位が得られ、これがデータ出力端子から得られる。データ出力端 子に中間電位を高速に得るためには、データ出力 端子の出力容量と制御MOSトランジスタのON 抵抗によって形成される時定数を小さな値に設定 しなければならない。

しかし、二つの制御MOSトランジスタのON抵抗を小さな値に設定すると、2つの出力MOSトランジスタのゲートのハイレベルとローレベルとの間の電位差によって二つの制御MOSトランジスタのドレイン・ソース経路に流れる貫通電流が大きな値となり、消費電力が増大すると言う問題点が明らかとされた。

本発明の目的は上記従来例の問題を解決し、質通電流を低減して出力端子にデータを出力する前

に、いずれの場合にも貫通電流が流れることはない。

また、差動増幅器の一方の入力に基準電圧を他方の入力に出力端子を接続して出力端子の電位をフィードバックさせることができる。このことにより、出力端子の電位を設定された電位にすることが可能になる。

〔実施例〕

以下、本発明の実施例を図により説明する。第 1図(A)および(B)はそれ本発明の原理 的実施例のブロック図と動作波形を示す図でなる。 図において、1はデータ出力端子、2はWcc電源からにおいて、1はで一名はサンで電源が発子、4はVcc電源がから出力端子1にのの素子であり、5は出力子1での素子であり、5は出力が発子の電流を流を流を流してよりのように変勢するを変勢するに変素であり、7は表子5を駆動するとのの関系であり、7はおいては、駆動しいよりにありては、本発明においては、駆動しいのように及び7は、本実施例が第1図(B)のように にそのレベルを一定の電位に保持する機能をそな え、低ノイズ、かつ高速の出力回路を提供するこ とにある。

〔発明が解決しようとする手段〕

上記目的は、以下のように達成される。

2つの電位 V H, V L を設定し、この電位は V H > V L なる関係を持っているが、出力端子が最初 V H より高い電位の"1"レベルにある場合には出力端子から低電位側の低電位側の電源へ電流を流す素子のみを導通させることによって出力端子を V H にする。逆に出力端子が最初 V L より低い電位の"0"レベル場合には、高電位の電源から出力端子に電流を流す素子のみを導通させることによって出力端子を V L にすることである。

(作用)

上記手段において、出力端子をVnより高い電位の"1"レベルからVnにする際には低電位電源側の素子にしか電流が流れず、出力端子をVLより低い電位の"0"レベルからVLにする際には高電位電源側の素子にしか電流が流れないため

作するように構成される。すなわち出力端子1が最初Vuよりも高い電位の"1"レベルにある場合、素子5を導通させて出力端子をVuにする。また出力端子がVuよりも低い電位の"0"レベルにある場合、素子4を導通させて出力端子をVュにする。この時、出力端子の電位がVu及びVLになると4及び5の素子の電流がカットされて出力端子の電位が安定するような機能を有する。

第2図(A)および(B)は、本発明の具体的実施例の回路構成図と動作波形をそれぞれデしたものである。第2図(A)において、1はデータ出力端子、11,12はNチャネルMOSFET、15、16は差動増幅器、17,18は基子回路を用いて発生させたものでもよい。19,20はそれぞれ15,16なる差動作増幅器を動作させるためのスイシチである。第2図(B)は動作波形を示しており、同図は1H、iLの電流波形を示している。本実施例の動作を本図を用いて説明する。まずV。が最初VH

より高い場合、差動増幅器のスイッチ19,20 がONされると、差動増幅器16の入力にはV。 - V H > O の差動入力が入り、これが増幅されて V.4には高電位になる。一方、差動増幅器15の 入力には V」- Vn < 0 の差 動入力が入るので、 Vュ,は接地電位に保たれる。その結果NMOSF ET12のみ電流 (ii) が流れて Vaの電圧を下 げ、やがてVaとVnの電位が一致するとViはほ ぼ接地電位となりⅤ。の電位が安定する。一方、 最初V。がVuより小さい場合には、差動入力の符 号が逆になり、Visの電位だけが上昇してNMO SFET11のみの電流 (in) が流れV。の電位 を上げ、V。がVェになると電位が安定することに なる。本実施例において、述べた従来例のごとく 最終的に定まる電位を一つのある電位にすると、 すなわち V n = V n = V L とした場合には、 V。= VHになった時V.1, V.4にNMOSFET11 及び12をONするに十分な電位が発生するので、 貫通電流が流れたり、回路の不安定性を引き起こ す問題が生じる。したがって本発明ではVH>VL

とすることが必要条件である。

第3図(A)および(B)は、それぞれ本発明のより具体的な実施例による回路図およびその動作を説明する波形図である。

第3図(A)の回路図において、ドライバ11 は X 系のアドレス信号 X 1, X 2… X n に応答して ワード線Wを選択するワードドライバ、他のドラ イバ12はY系のアドレス信号Y,, Y,…Y,に 応答してデータ線D、Dを遊択するカラム系ドラ イバ、メモリセル14はワード線Wとデータ線 D, Dとに接続されたSRAMセル、Nチャネル MOSトランジスタM1, M2はカラム系ドライ バ12により駆動されることによってデータ線 D.Dの相補信号をコモンデータ線CDL,CDL に伝達するためのトランジスタ、センスアンプS Aはコモンデータ線CDL, CDLの相補信号を 増幅して相補増幅信号Vp、Vpを発生する増幅手 段、アドレス遷移検出回路13はX系のアドレス 信号 X₁, X₂… X_nまたは Y 系のアドレス信号 Y₁, Y . … Y aのレベル変化に応答して所定期間ハイレ

ベルの制御信号V々を発生する発生手段、電源 V、は低めの設定電位VLを発生する電源、電源 V.は高めの設定電位 VHを発生する電源、電圧比 較器COMP1はその非反転入力+に低めの設定 電位♥∟が印加され、その反転入力ーに出力端子 1の出力電圧 V。が印加されることによってその 出力に比較出力V」を発生する手段、電圧比較器 COMP2はその非反転入力+に高めの設定微位 Vnが印加され、その反転入力ーに出力端子1の 出力電圧V。が印加されることによってその出力 に比較出力 V,を発生する手段、インバータIN V 1 は電圧比較器COMP1の比較出力V,を反 転するための手段、インパータINV2はアドレ ス遷移検出回路13よりの制御信号V々を反転す るための手段、ゲートGATE1はその入力にセ ンスアンプSAの増幅信号Voが供給されその出 力がNチャネルMOSトランジスタN42のゲー トに接続されたインパータタイプの信号伝達手段、 ゲートGATW2はその入力にインバータINV 1 の出力信号が供給されその出力が N チャネル M

OSトランジスタN42のゲートに接続されたイ ンバータタイプの信号伝達手段、ゲートGATE 3 はその入力に電圧比較器 СОМР 2 の比較出力 V.が供給されその出力がNチャネルMOSトラ ンジスタN41のゲートに接続されたインバータ タイプの信号伝達手段、ゲートGATE4はその 入力にセンスアンプSAの増幅信号Voが供給さ れその出力がNチャネルMOSトランジスタN 41のゲートに接続されたインバータタイプの信 号伝達手段、NチャネルMOSトランジスタN 4.2 は衣電電流iuを流すことにより出力備子1 の出力電圧を上昇させるための手段、Nチャネル MOSトランジスタN41は放電電流ilを流す ことにより出力端子1の出力電圧を下降させるた めの手段である。尚、ゲートGATE1~GAT E4は黒丸で示した上側制御入力にローレベルが 印加され、白丸で示した下側制御入力にハイレベ ルが印加された場合に、入力から出力へのデータ 信号伝達が許可された状態(thr∜vigh)となり、 逆の場合はこのデータ信号伝達が禁止された状態 (non-through) となる。

次に第3図(B)を参照して、第3図(A)の 回路の動作を説明する。時間Aにおいて、センス アンプSAの出力からそれぞれハイレベル、ロー レベルの相補信号Vp、Vpが読み出され、出力端 子1の出力信号 V。がハイレベルとなっていると 仮定すると、COMP1、COMP2の比較出力 V,、V,はともにローレベルである。この時、制 御信号Vゥがローレベルであるため、GATE1, GATE4が through 状態、GATE2、GA TE3が non-through 状態となっている。従っ て、GATElを介して相補信号Voと逆相の信 号がハイレベル電圧VoとしてNチャネルMOS トランジスタN42のゲートに供給され、GAT E4を介して相補信号Voと逆相の信号がローレ ベル電圧V。としてNチャネルMOSトランジス タN42のゲートに供給される。しかし、この時、 出力端子1の充電は既に完了しているため、Nチ ャネルMOSトランジスタN42の充電電流in は零となっている。

レベルに変化する。すると、ゲートGATE3を介して比較出力 V。と逆相のローレベル電圧 V。がNチャネルMOSトランジスタN41のゲートに供給され、放電電流iuは零となって、出力端子1の出力電圧 V。は高めの設定電位 VHにほぼ等しい値に保持される。この保持の間に、メモリセル14からのデータ読み出しに応答して、センスアンプSAの相補増幅信号 Vp、 Vpはそれぞれローレベル、ハイレベルに変化する。

時間Cで、制御信号V o がローレベルとなると、G A T E 1、 G A T E 4 が through 状態、G A T E 2、 G A T E 3 が non-through 状態となる。従って、ゲート G A T E 1を介してセンスアンプSA の増幅信号 V o と逆相のローレベル電圧 V。がNチャネルMOSトランジスタN42のゲートに供給され、このトランジスタN42はオフ状態を維持する。一方、ゲート G A T E 4を介してセンスアンプSA の増幅信号 V o と逆相のハイレベル電圧 V。がNチャネルMOSトランジスタN41はのゲートに供給され、このトランジスタN41は

X系のアドレス信号 X1、X2… Xnまたは Y系 のアドレス信号 Y., Y. Y aにレベル変化が生 じると、時間Bで制御信号V々はローレベルから ハイレベルに変化するので、GATE1, GAT E4が non-through 状態、GATE2, GAT E3が through 状態となる。従って、インバー タINV1とゲートGATE2とを介してV,と 同相のローレベル電圧V。がNチャネルMOSト ランジスタ42のゲートに供給され、このトラン ジスタ42はオフ状態となる。一方、ゲートGA TE3を介してV。と逆相のハイレベル電圧V。が NチャネルMOSトランジスタ41のゲートに供 給され、このトランジスタ41はオン状態となる。 かくして、このトランジスタ41に放電電流iu が流れ始め、出力端子1の出力電圧 V。は低下し 始める。

時間 B'で、トランジスタ41による放電によって出力端子1の出力電圧 V。が高めの設定電位 V H にほぼ等しい値まで低下すると、電圧比較器 C O P M 2 の比較出力 V 4 はローレベルからハイ

オン状態となる。すると、このトランジスタ N 4 1 に放電電流i Lが流れ始め、出力端子1 の出 力型力 V。は低下し始める。この放電が完了する と、放電電流i Lは零となる。尚、出力端子1 の 出力電圧 V。が低めの設定電位 V Lとほぼ等しい値 まで低下すると、電圧比較器 C O P M 1 の比較1 出力 V。はハイレベルに向かって上昇し始める。 この出力端子1 のローレベル出力電圧 V。は、メ モリセル1 4 よりの有効読み出し出力データとなる。

時間 D より前に、 X 系のアドレス信号 X 1 ···· X n または Y 系のアドレス信号 Y 1 ··· Y 2 ···· Y n に再び レベル変化が生じると、時間 D で制御信号 V φ はローレベルからハイレベルに変化するので、 G A T E 1 ·· G A T E 4 が non-through 状態、 G A T E 2 ·· G A T E 3 が through 状態となる。 従って、 インバータ I N V 1 とゲート G A T E 2 とを介して V 2 と同相のハイレベル電圧 V 2 が N チャネルM O S トランジスタ 4 2 のゲートに供給され、このトランジスタ 4 2 はオン状態となる・一

方、ゲートGATE3を介してV、と逆相のローレベル電圧V。がNチャネルMOSトランジスタ41のゲートに供給され、このトランジスタ41はオフ状態となる。かくして、このトランジスタ42に充電電流inが流れ始め、出力端子1の出力電圧V。は上昇し始める。

時間D'で、トランジスタ42による充電によって出力端子1の出力電圧V。が低めの設定電位V」にほぼ等しい値まで上昇すると、電圧比較器COPM1の比較出力V。はハイレベルからローレベルに変化する。すると、インパータ1NV1とゲートGATE2を介して比較出力V」と同相のローレベル電圧V。がNチャネルMOSトンジスタN42のゲートに供給され、充電電流inは零となって、出力端子1の出力電圧V。は低めの設定電位V」にほぼ等しい値に保持される。この保持の間に、メモリセル14からのデータ読み出しに応答して、センスアンプSAの相補増幅信号VD、VDはそれぞれハイレベル、ローレベルに変化する。

以上説明したように、第3図(A)および(B)の実施例においては、出力端子1の出力電圧V。がハイレベルからローレベルに変化する際に一度高めの設定電位Vnに保持された後最終的にローレベルになるので、大きな放電電流i」が急激に流れることが防止され、また出力端子1の出力電圧V。がローレベルからハイレベルに変化する際に一度低めの設定電位VLに保持された後最終的にハイレベルになるので、大きな充電電流inが急激に流れることが防止される。

第4回は、第3回(A)の回路の電圧比較器 COPM1、COPM2、インバータINV1、 INV2、ゲートGATE1~GATE4をPお よびNチャネルOSトランジスで具体的に構成す るとともに、必要な時以外は電圧V1、V2、V1、 V1を零電圧として無駄な電力消費を削減した改 良型の実施例回路を示している。

第5図は、第4図の実施例回路の動作を示した ものである。

時間AではVoが"High"、 Voが "Lou"とな

時間Eで、制御信号Vøがローレベルとなると、 GATE1、GATE4がth Yough 状態、GA TE2、GATE3が non-through 状態となる。 従って、ゲートGATE1を介してセンスアンプ SAの増幅信号VDと逆相のハイレベル電圧V。が NチャネルMOSトランジスタN42のゲートに 供給され、このトランジスタN42はオン状態と なる。一方、ゲートGATE4を介してセンスア ンプSAの増幅信号Voと逆相のローレベル電圧 V。がNチャネルMOSトランジスタN41のゲ ートに供給され、このトランジスタN41はオフ 状態となる。すると、このトランジスタN42に 充電電流inが流れ始め、出力端子1の出力電圧 V。は上昇し始める。この充電が完了すると、充 電電流inは零となる。尚、出力端子1の出力電 圧V。が高めの設定電位VHとほぼ等しい値まで上 具すると、電圧比較器COPM2の比較出力V。 はローレベルに向かって低下し始める。この出力 端子1のハイレベル出力電圧V。は、メモリセル 14よりの有効読み出し出力データとなる。

っている。まず、制御信号Vφがローレベルであ るため、 P チャネル M O S トランジスタ P 2 と N チャネルMOSトランジスタN6から構成された インパータの出力は"High"となるので、基準電 圧発生回路 (N1~N5、P1) のPチャネル MOSトランジスタP1、ソースフォロワ回路 (N11, N12) のNチャネルMOSトランジ スタN11、ソースフォロワ回討(N13, N14) のNチャネルMOSトランジスタN13、 差動增幅器 (N21, N22, P21, P22, P25) $OPF + \lambda \mu MOS + \lambda \nu \nu \lambda \lambda \rho P25,$ 差動增幅器 (N23, N24, P23, P24, P26) のPチャネルMOSトランジスタP26 は全て非導通となるので、ソースフォロワ出力 V1, V2および差動幅器の出力V1, V4はすべて 接地電圧となり、PチャネルMOSトランジスタ ら構成されたインバータの出力は"High"とな る。この時、Voが "Low"、Vøが "Low" であ るため、マルチプレクサのPチャネルMOSトラ

ンジスタP36,P38が導通しており、このマルチプレクサの出力 Vsは "High"となっている。また、Vpが "High"、PチャネルMOSトランジスタ P 2 と N チャネルMOSトランジスタ P 2 と N チャネルMOSトランジスタ P 1 と N チャネルMOSトランジスタ N 6 から構成されたインバータの出力が "High"であるため、マルチプレクサの N チャネル MOSトランジスタ N 3 4 が導通しており、このマルチプレクサの出力 V。は "Lov"となっている。 従って、出力端子 1 の出力電圧 V。は "High"となっているが、この出力端子 1 の負荷容量は既に充電が完了しているので、出力の N チャネル M O Sトランジスタの電流 i Hは零となっている。

時間Bで、制御信号Vゥがローレベルからハイレベルに変化すると、PチャネルMOSトランジスタN6から構成されたインパータの出力は"Lou"となるので、基準電圧発生回路(N1~N5、P1)のPチャネルMOSトランジスタN11、ソースフォロワ回路(N11、N12)のNチャネルMOSトランジスタN11、ソースフォロワ回路(N

それぞれ "Low"、"High" に変化する。従って、 出力のNチャネルMOSトランジスタN42、N 41はそれぞれ非導通状態、導通状態となって、 NチャネルMOSトランジスタN41に放電電流 i 」が流れ、出力端子1の出力電圧V。が低下し始 める。低下中の出力端子1の出力電圧V。が高め の設定電位Vュに近くなると、差動増幅器のPチ ャネルMOSトランジスタP22が導通を開始し、 この差動増幅器の出力V。も"High"に向かって 急激に上昇を開始する。従って、マルチプレクサ のPチャネルMOSトランジスタP31が非導通 状態となって、このマルチプレクサの出力Ⅴ。も "Lou" に変化し、NチャネルMOSトランジス タN41の放電電流 i Lの零となり、出力端子1 の出力電圧V。が高めの設定電位Vz(Vn)にほ ぼ等しく設定される。

時足Cにおいて、制御信号Vゥがハイレベルからローレベルに変化し、Voが"High"から"Low"、Voが"Low"から"High"に変化するので、PチャネルMOSトランジスタP2とNチ

13, N 1 4) の N チャネル M O S トランジスタ N 1 3、差動增幅器 (N 2 1, N 2 2, P 2 1, P25) OPF + ANMOS + BY 5,差動增幅器(N23, N24, P23, P24, P 2 6) の P チャネル M O S トランジスタ P 2 6 は全て導通状態となる。従って、ソースフォロワ 出力V」は低めの設定電位V゚となり、他のソース フォロワ出力Vzは高めの設定電位Vnとなる。こ の時、出力端子1の出力電圧V。はこれらの設定 電位VL、VHよりはるかに高い値のため、差動増 幅器の出力 V,、V,は接地電圧を保持し、Pチャ ネルMOSトランジスタP27とNチャネルMO SトランジスタN27から構成されたインバータ の出力は"High"となっている。この時、制御信 号Vφがハイレベルとなっており、PチャネルΜ OSトランジスタP2とNチャネルMOSトラン ジスタN6から構成されたシンパータの出力が "Lou" であるため、マルチプレクサのNチャネ ルMOSトランジスタN35,37が導通状態、 他のマルチプレクサのPチャネル出力Vェ、Vuは

ャネルMOSトランジタN6から構成されたイン バータの出力は"High"となり、基準電圧発生回 路(N1~N5、P1)のPチャネルMOSトラ ンジスタP1、ソースフォロワ回路(N11,N 1 2) の N チャネル M O S トランジスタ N 1 1 . ソースフォロワ回路(N13、N14)のNチャ ネルMOSトランジスタN13、差動増幅器(N 21, N 22, P 21, P 25) のPチャネルM OSトランジスタP25、差動増幅器(N23, N 2 4 , P 2 3 , P 2 4 , P 2 6) O P F v ネル MOSトランジスタP26は全て非導通となるの で、ソースフォロワ出力 Vュ, Vュおよび差動増幅 器の出力V。、V。はすべと接地電圧となる。また、 VDおよびVφが"Low"であることによって、マ ルチプレクサのPチャネルMOSトランジスタp 33, P34が導通状態となって、このマルチプ レクサの出力 V。は"High"となる。従って、出 力のNチャネルMOSトランジスタN41が導通 状態となることによって、放電電流iuが流れ始 め出力端子1の出力電圧V。が低下する。尚、出

力端子1の出力電圧 V。が接地電位まで低下すると、NチャネルMOSトランジスタN41に流れる放電電流i、は零となる。

時間DでVøが "Low" から "High" に変化す ると、PチャネルMOSトランジスタP2とNチ ャネルMOSトランジスタN6から構成されたイ ンパータの出力は"Lov"となるので、基準電圧 発生回路 (N1~N5、P1) のPチャネルMO SトランジスタP1、ソースフォロワ回路(N1 1. N 1 2) の N チャネル M O S トランジスタ N 11、ソースフォロワ回路 (N13、N14) の NチャネルMQSトランジスタN13、差動増幅 器(N21, N22, P21, P22, P25) のPチャネルMOSトランジスタP25、差動増 幅器 (N23, N24, P23, P24, P26) のPチャネルMOSトランジスタP26は全て導 通状態となる。従って、ソースフォロワ出力 V: は低めの設定電位 Vェとなり、他のソースフォロー ワ出力Vaは高めの設定電位Vaとなる。この時、 出力端子1の出力電圧V。はこれらの設定電位Vi、

Vxよりはるかに低い値となり、差動増幅器のP チャネルMOSトランジスタP22, P24は導 通状態となり、差動増幅器の出力 V。、V。は接地 電圧から急激に"High"に上昇する。従監督、イ ンパータ (P27, N27) の出力は "Low" と なって、マルチプレクサのアチャネルMOSトラ ンジスタP35、P37が導通状態となる。かく して、このマルチプレクサの出力 V。は"High" となって、出力のNチャネルMOSトランジスタ N42に充電電流inが流れ始め、出力端子1の 出力電圧 V。が接地電位から"High"に向かって 上昇し始める。出力端子1の出力電圧V。が設定 電位 V、(VL)に向かって上昇すると、差動増幅 器の出力V,は急激に"Lov"に低下し始め、イン バータ (P27, N27) の出力は "High" とな る。従って、マルチプレクサのNチャネルMOS トランジスタN35、N37が遵循状態となって、 このマルチプレクサの出力 V。が"Lov"、出力の NチャネルMOSトランジスタN42の充電電流 inが零となって、出力端子1の出力電圧V。は低

めの設定電位Ⅴ、(ⅤL)に保持される。

一方、差動増幅器のPチャネルMOSトランジスタP21のゲートには高めの設定電位V。(VH)が印加され、他のPチャネルMOSトランジスタP22のゲートには低めの設定電位V。(VL)と等しい出力端子1の出力電圧V。が印加されているので、PチャネルMOSトランジスタP22が講通し、この差動増幅器の出力V。は"High"に固定され、マルチプレクサのNチャネルMOSトランジスタN31が導通する。一方、"High"のV々によって、このマルチプレクサの出力V。が"Lov"となって、出力のNチャネルMOSトランジスタN41には放電電流icが流れない。

一方、時間Eにおいて、Vゥが"High"から
"Lou"に変化すると、PチャネルMOSトラン
ジスタP1,P25,P26およびNチャネルM
OSトランジスタN11,N12が全て非導通と
なって、V1,V2,V2,V4は"Lou"となる。
これと、ほぼ同等にVpが"Lou"から"High"、
Apが"High"から"Lou"に変化するので、マル

チプレクサのPチャネルMOSトランジスタP36,38が導通して、このマルチプレクサの出力 V,が"High"となる。従って、出力のNチャネルMOSトランジスタN42に充電電流inが流れ、出力端子1の出力電圧 V。が上昇する。この出力端子1の充電が完了すると、NチャネルMOSトランジスタN42に流れる充電電流inは零となる。

第6図は本発明の変形実施例を示したものである。本発明は以前の実施例のように出力MOSをNMOSFETだけでなく、本図のようにNMOSFETを組み合わせたCMOSFETの場合でも適用可能である。この場合は第2図の実施例と比べて15の差動増幅器の入力の符号が逆になることが特徴である。

第7図は本発明をバイポーラトランジスタの出力段を持つ回路に適用した変形実施例であるが、この場合、15,16なる差動増幅はパイポーラトランジスタ又は、MOSFET又はその複合した回路であってもよい。

[発明の効果]

以上述べたように、本発明によれば、貫通電流 を流すことなく、出力電圧を設定した電位にする ことができるため、低ノイズ、高速のデータ出力 回路を実現することができる。この時、ノイズは 従来の方法の約1/2、データ出力速度は従来の 方法の約3倍の効果がある。

4. 図面の簡単な説明

第1図(A)および(B)は本発明の原理的実

1 … データ出力端子、2 … V cc電源端子、

3 ··· V cc 電源 端子、 4 , 5 ··· 半導体素子、 6 , 7

…制御手段。


代理人弁理士 小 川 勝




施例のブロック図と動作波形とをそれぞれ示し、 第2図(A) および(B) は本発明の具体的実施 例のブロック図と動作波形とをそれぞれ示し、第 3回(A) および(B) は本発明のより具体的な 実施例のブロック図と動作波形とをそれぞれ示し、 第4図および第5図は本発明の改良型の実施例の ブロック図と動作波形とをそれぞれ示し、第6図 および第7図はそれぞれ本発明の変形実施例のブ ロック図を示す。

(B) ٧0

0'~





特開平2-1615(10)

